CLIPPEDIMAGE= JP402034821A

PAT-NO: JP402034821A

DOCUMENT-IDENTIFIER: JP 02034821 A

TITLE: THIN FILM TRANSISTOR

PUBN-DATE: February 5, 1990

INVENTOR-INFORMATION:

NAME

MINAMINO, YUTAKA KAWAGUCHI, TAKAO

TAKEDA, YOSHIYA

NAGATA, SEIICHI

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

APPL-NO: JP63184947

APPL-DATE: July 25, 1988

INT-CL (IPC): G02F001/136; H01L027/12; H01L029/784

US-CL-CURRENT: 257/72

ABSTRACT:

PURPOSE: To form the high-reliability thin film transistor(TFT)

COUNTRY

N/A

by using an

SiN<SB>x</SB> film which has a specific optical band gap value.

CONSTITUTION: An optical band gap of SiN<SB>x</SB> is set to

≥ 5.35eV. The

unstableness of TaO<SB>x</SB>/SiN<SB>x</SB> is caused by the

generation of

fixed charges by the implantation of electrons from a

semiconductor layer 14 to

a defective level presented in TaO<SB>x</SB>/SiN<SB>x</SB> 13.

For the

purpose, the band gap of the SiN<SB>x</SB> interfacing with the semiconductor

layer 14 is increased to decrease the number of the electrons implanted into an

insulating film exceeding the potential barrier of the

semiconductor layer 14

and SiN < SB > x < /SB > 13. Then the band gap of the SiN < SB > x < /SB > x < /SB

film 13 is

optimized to increase an ON current by using the thin film

transistor TFT of

double structure of TaO<SB>x</SB>/SiN<SB>x</SB> 13.

Consequently, the TFT is

obtained which has excellent switching characteristics and is stable for a long time.

COPYRIGHT: (C) 1990, JPO& Japio

腹でこのピンホールをカバーすることが出来る。 従ってTFTの不良串を低減することが可能とな る。 ゲート絶録層を形成する方法としては、 ブラ ズマCVD法、スパッタ法を用いて登化シリコン SiNxあるいは酸化シリコンSiOzを形成する。 あるいはゲート金属として用いられるAIやTa を熱酸化、ブラズマ酸化、あるいは羇極酸化して AlzOzやTaOxを形成しゲート絶縁膜とする 方法等の例が挙げられる。これらの材料を2重層 として組み合わせる場合には、第一のゲー下絶縁 膜としてTaゲートを隔極酸化したTaOx、 第. ニのゲート絶縁膜としてブラズマCVD法による SiNxを用いる場合がある(特開昭58-14 7069参照)。 この理由として陽極酸化膜によ るTaOxのピンホール密度が小さいことと、 SiNxがプラズマCVD方を用いて形成するた めに半導体層である非晶質Siと連続形成が可能 .. である点にある。

発明が解決しようとする課題 しかしながら、 上記TaOx/SiNxの2暦

N x 膜の作成条件を最適化して、 S i N x の光学的なパンドギャップ E g · o p t (膜の光吸収係数が 5 x 1 0 <sup>4</sup> e e <sup>-1</sup>になる光のエネルギーと定義する)が、 5 · 3 5 e V より大きな値である S i N x 膜を用いるものである。

作用

前述のTaOx/SiNxの不安定性の原因としては、TaOx/SiNx中に存在する欠陥性の原因性のでは、TaOx/SiNx中に存在する欠陥性をでは、半導体をより電子が注入されて出資をできる。。 従って半ずを大きる。 だってが、アッツのでは、アッツのでは、アッツのでは、アッツのでは、アッツのでは、アッチでは、アッチでは、アッチングをでき、アイッチングをでは、アッチングをでき、アイッチングをできない。 スイッチング 特性が良好でするとになる。 にったり 安定な TFTを 提供することになる。

実施例

構造のTFTでは、Trの特性劣化がSiNx単層のものに比較して懸く信頼性の面で問題を残している。

このTrの特性劣化の原因としては、SiNx

あるいはTaOxの膜内に存在する欠陥準位、あるいはTaOxとSiNx界面の準位に電子あるいは正孔がトラップされるためと考えられる。 TaOx/SiNx構造のTFTがSiNx単層のTFTに比較してTrの特性変化が放しいのは、同一膜摩のSiNx単層のものに比較して単位面積あたりの容量が大きいために、半導体層といる。 TaOxあるいはSiNx内の欠陥準位にトラップされる電子の数が多いためと考えられる。

そこで本発明は、半導体層と界面を接するSiNxの譲賀を最適化することにより、信頼性の高いTFTを提供することを目的とする。

課題を解決するための手段 本発明は、ブラスマCVD法で形成されるSi

以下本発明の実施例について説明する。

第1図(a), (b)に示す様に、絶縁性基板 10上にゲート電極11として1000AのCr をDCスパッタ法により形成する。 第1図(b) は同図(a)のA-A′断面図である。ここでCェ のかわりにAl. Ta等の他の金属電極、ITO 等の透明導電膜を用いても問題はない。 これをゲ ート電極形状に食刻した後、 第一のゲート絶縁膜 12として、 DC反応性スパッタ法を用いて、 TaOxを2000A形成する。この場合RFス パッタ方を用いてもよく、 そのときはターゲット 電極としてTa金属電極、あるいはTaOxの焼 材体を用いてもよい。 次に第二のゲート絶縁膜し 3としてブラズマCVD法を用いてSiNx20 00A、半導体暦14としてa-Si800Aを 連続で形成する。半導体層を所定の形状にエッチ ングした後、りん等の不純物を適当にドーブした n・形非晶質シリコン15を膜厚500A程度堆積 し、AIを7000A DCスパッタ法で製膜し選 択エッチングを打いソース電極16、ドレイン電

低17とする。上述のようにして作成されたTFTの特性は、ゲート絶縁膜の単位面積当りの容量が、同一膜厚のSiNx単層のTFTに比較して1.5倍程度であるために、ON電流が大きく取れ、その立ち上がり特性も急峻となっている。次に特にトランジスタ特性の安定性に関しては、半導体層と界面を接する第二の絶縁膜であるSiNxの特性に大きく左右されることが研究の結果わかった。TFTの信頼性を示すものとして、そのしきい値電圧の変化がある。ソース接地の場合のTFTの特性式は式(1)のように表される。

$$I_{0} = \frac{W}{2L} C_{i} \mu (V_{0} - V_{1})$$
 (1)

し、Wはそれぞれチャンネル長及びチャンネル・幅、Ciは単位面積当りのゲート絶縁膜の容異、μは電子の移動度である。 Io、Vc、Vrはそれぞれドレイン電流、ゲート電圧、及びゲートのしきい値電圧である。 これより、縦軸に Ioを、接軸に Voをプロットし接軸との接辺より 1 式にしたがって Vrがもとまる。 TFTの動作信頼性試験として

3 0 V印加した後のしきい値電圧の当初からのシフト量の関係を示す。第二の絶縁膜であるSiNxの光学パンドギャップが約5・3 e Vを越えるとしきい値電圧の変化量を低く抑えることができることがわかる。SiNxの光学パンドギャップを5・3 e V より大きくするためには、SiNxの成膜外として原料ガスの流量比、放電パワー等を変化させた。このようにしている。カロボネルでは、前述のようなパネルの透明なの現象等の問題は発生しない。この光学パンドギャップを成膜時のパラメータと対して、同等のあい信頼性を有するTaOx/SiNx2重ゲート絶縁にょーSiTFTを作成できることが明かとなった。

## 発明の効果

本発明の薄膜トランジスタは、従来のTFTに 比較してON電流が大きく取れ、かつそのスイッ チング特性が良好であり、信頼性の面においても 従来のSiNx単層のTFTと同等の特性を持た

はゲート電極に10VまざみでOVから50Vま で30分同隔で印加した時のしきい超電圧の変化 を見ている。ドレイン電圧Voは15Vと一定値を 印加して測定した。TFT作成直後に測定したし さい値電圧はこの測定によると Vィ= 1.5 1 Vで あった。このTFTに上述の信頼性試験を行った 結果を第2図に示す。第二のゲート絶縁膜SiNx の光学パンドギャップが5.0 e VのTaОx20 00A/SiNx2000Aの2重ゲート絶縁層 TFTの場合、ゲート電圧30V印加後にはしき い値電圧がVと正のシフトを示し、ゲート電圧が 15 Vで駆動したときのON電流は当初1.0× 10-8Aであったものが、5.2×10-6Aと波少 している。この図に示す特性を持つTFTを用い た液晶パネルでは動作時間を増すにしたがい、パ ネル全面の透過事か減少するなど信頼性の面で SiNx単層のものに比較して劣る。第3図はこ のTaOx/SiNx2重ゲート絶縁膜の第二の ゲート絶縁膜であるSiNxの光学パンドギャッ ブと、前述の動作信頼性試験でゲート電圧として<br />

せることができる。

## 4. 図面の簡単な説明

第1図(a)、(b)はそれぞれ本発明にかかる薄膜トランジスタの実施例のTFTの平面図および断面図、第2図は凝軸にドレイン電流 [。の平方根を横軸にゲート電圧 V c をプロットし、その経時変化を示すグラフ、第3図は、V t シフト量と E g. optの関係を示すグラフ、第4図(a)、(b)はそれぞれ従来例の構造によるTFTの平面図および断面図である。


1 2、 1 3 ···ゲート絶録膜、 1 4 ··· 半導体層、 1 5 ···非晶質シリコン、 1 6 ···ソース電極、


17・・・ドレイン電極


代理人の氏名 弁理士 薬野重孝 ほか1名

-135-

Page 3 (RForde, 02/23/2001, EAST Version: 1.01.0015)







-136-

Page 4 (RForde, 02/23/2001, EAST Version: 1.01.0015)